產(chǎn)品詳情
全數(shù)字鎖相環(huán)的體系結(jié)構(gòu)和作業(yè)原理
74XX297 是呈現(xiàn)最早，使用最為廣泛的一款全數(shù)字鎖相環(huán)，在本文中以該芯片為參考進(jìn)行規(guī)劃、剖析。
ADPLL根本結(jié)構(gòu)如圖1所示，主要由鑒相器、K變模可逆計(jì)數(shù)器、脈沖加減電路和除N計(jì)數(shù)器4部分構(gòu)成。
K變模計(jì)數(shù)器和脈沖加減電路的時(shí)鐘別離為Mfc和2Nfc。
這兒fc是環(huán)路基地頻率，通常情況下M和N都是2的整數(shù)冪。
2.1 鑒相器
常用的鑒相器有兩種類型：異或門(XOR)鑒相器和邊緣操控鑒相器(ECPD)。
異或門鑒相器對(duì)比輸入信號(hào)Fin相位和輸出信號(hào)Fout相位之間的相位差 θe，并輸出差錯(cuò)信號(hào)Se作為K變?？赡嬗?jì)數(shù)器的計(jì)數(shù)方向信號(hào)。
環(huán)路鎖守時(shí)，θe=0，Se為一占空比50%的方波。
當(dāng)θe=+π/2時(shí)，Se等于1;當(dāng) θe=-π/2時(shí)，Se等于0。因而異或門鑒相器相位差極限為±π/2，邊緣操控鑒相器相位差極限為±π。
2.2 K變?？赡嬗?jì)數(shù)器
K 變?？赡嬗?jì)數(shù)器消除了鑒相器輸出的差錯(cuò)信號(hào)Se中的高頻成分，保證環(huán)路的功能安穩(wěn)。
K變?？赡嬗?jì)數(shù)器主要是依據(jù)鑒相器的輸出作為方向脈沖，輸出加減脈沖信號(hào)。
當(dāng)Se為低電平時(shí)，計(jì)數(shù)器進(jìn)行加運(yùn)算，假如相加的成果到達(dá)預(yù)設(shè)的模值，則輸出一個(gè)進(jìn)位脈沖信號(hào)CARRY;當(dāng)Se為高電平時(shí)，計(jì)數(shù)器進(jìn)行減運(yùn)算，假如減的成果到達(dá)零，則輸出一個(gè)借位脈沖信號(hào)BORROW。寧波紅外線接收管采購(gòu)
2.3脈沖加減電路
K變?？赡嬗?jì)數(shù)器的CARRY和BORROW信號(hào)別離接到脈沖加減電路的INC和DEC信號(hào)。
脈沖加減電路完成了對(duì)輸入信號(hào)頻率和相位的跟蹤和調(diào)整，最終使輸出信號(hào)鎖定在輸入信號(hào)的頻率和相位上，能夠稱之為數(shù)控振蕩器。寧波紅外線接收管采購(gòu)
2.4除N計(jì)數(shù)器
除N計(jì)數(shù)器對(duì)脈沖加減電路的輸出IDOUT進(jìn)行N分頻，得到整個(gè)環(huán)路的輸出信號(hào)Fout。
一起，由于fc=IDCLOCK/2N，因而經(jīng)過改動(dòng)分頻值N能夠得到不一樣的環(huán)路基地頻率fc。
3全數(shù)字鎖相環(huán)的完成與仿真
本規(guī)劃在Altera公司的Max+PlusⅡ開發(fā)軟件平臺(tái)上，使用VHDL言語(yǔ)運(yùn)用自頂向下的體系規(guī)劃辦法，完成ADPLL的規(guī)劃。
首要依據(jù)體系中各個(gè)功能模塊的請(qǐng)求別離規(guī)劃環(huán)路各個(gè)部件的邏輯電路，并進(jìn)行仿真驗(yàn)證，然后再將各部件組合起來，進(jìn)行體系仿真和驗(yàn)證。寧波紅外線接收管采購(gòu)
異或門鑒相器和除N計(jì)數(shù)器的完成較為簡(jiǎn)略，不再進(jìn)行詳細(xì)說明。
文章來源：廣州譜光電子 http://www.lightpg.com/
