 |
結(jié)論
隨著標(biāo)準(zhǔn)的穩(wěn)定，應(yīng)該逐漸降低最初對基站靈活性的要求，在這一階段，高性能和長期降低成本的途徑是獲得市場成功的關(guān)鍵因素。一般采用ASIC來降低成本。FPGA可以無風(fēng)險移植到低成本結(jié)構(gòu)化ASIC，通過這一途徑能夠大大降低產(chǎn)品生命周期的后期成本。例如，Altera HardCopy II技術(shù)提供了無縫、無風(fēng)險移植途徑，從Stratix II FPGA轉(zhuǎn)換到成本很低的ASIC，同時也提高了系統(tǒng)性能。HardCopy能夠把成本和功耗降低近70％，進(jìn)一步減小了封裝尺寸，同時降低了CAPEX和OPEX的構(gòu)成成本。
在目前的無線基站設(shè)計中采用數(shù)字信號處理器和PLD一直是有效的設(shè)計方法。從系統(tǒng)吞吐量需求以及對成本的長期考慮出發(fā)，產(chǎn)品要獲得成功的關(guān)鍵是基站體系結(jié)構(gòu)的智能劃分。這樣可以確保最終的產(chǎn)品能夠更新，性價比高，而且非常靈活，隨著多種標(biāo)準(zhǔn)的發(fā)展而重新進(jìn)行配置。
