THE DESIGN OF ULTRSONIC PHASED ARRAY TESTSING SYSTEM
摘要：本文設(shè)計(jì)了一種基于DSP+FPGA的超聲波相控陣檢測(cè)系統(tǒng)，較為詳細(xì)的介紹了該硬件系統(tǒng)的設(shè)計(jì)和軟件編程方法，主要介紹了系統(tǒng)主控硬件的結(jié)構(gòu)以及軟件控制系統(tǒng)的數(shù)據(jù)流向。
關(guān)鍵字：相控陣 超聲檢測(cè) 數(shù)據(jù)流
Abstract： This paper designed phased arrays system, which is based on DSP and FPGA. It introduced the methods of hardware design and software programming in detail. The structure of system mastery hardware and data stream of software-controlled system were mostly illustrated in this article.
Keyword：phased arrays ultrasonic testing data stream
0.引言
相控陣超聲波檢測(cè)系統(tǒng)利用計(jì)算機(jī)技術(shù)和電子線路原理，采用可編程芯片和數(shù)字信號(hào)處理器，通過(guò)軟件設(shè)定，改變探傷波波束的偏轉(zhuǎn)和聚焦深度，獲取探傷檢測(cè)信息，并通過(guò)標(biāo)準(zhǔn)的圖形界面實(shí)時(shí)的顯示缺陷的三維位置和探傷接收波形。
1．主控系統(tǒng)硬件
主控系統(tǒng)硬件如圖1所示，其包括：(1)發(fā)射板接受板共計(jì)9塊，其中一塊專(zhuān)用于發(fā)射接收橫向裂縫信號(hào)，其硬件結(jié)構(gòu)與其他8塊板相同。每塊發(fā)射接受板的發(fā)射部分具有16路發(fā)射單元（包括發(fā)射脈沖整形電路、MOS驅(qū)動(dòng)電路），按設(shè)計(jì)規(guī)定次序連接16個(gè)晶體，每塊板的發(fā)射部分由該板上的CPLD按軟件規(guī)定的時(shí)序發(fā)出16路不同延時(shí)的脈沖，經(jīng)4選1選通開(kāi)關(guān)選通后，激發(fā)相應(yīng)的發(fā)射回路。每塊發(fā)射接受板的接受部分同樣對(duì)應(yīng)16路晶體，經(jīng)4選1開(kāi)關(guān)選通后轉(zhuǎn)為4路接受單元。信號(hào)進(jìn)入各接受單元后，首先經(jīng)過(guò)可控增益的低噪聲放大器，然后再作A/D轉(zhuǎn)換，由于A/D轉(zhuǎn)換的起始脈沖時(shí)間不同（由各路的CPLD發(fā)出）相應(yīng)地即作了接收延時(shí)，其延時(shí)量由主控計(jì)算機(jī)在測(cè)試前，通過(guò)總線已給予各級(jí)FPGA設(shè)置。在A/D轉(zhuǎn)換數(shù)據(jù)達(dá)到測(cè)試所需的字節(jié)后，在各級(jí)FPGA的統(tǒng)一時(shí)鐘下同時(shí)將接受到的數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換，并將模擬信號(hào)送出板外進(jìn)行模擬加。(2)綜合板一塊，具有32路的總模擬加電路、激勵(lì)電源電壓控制信號(hào)產(chǎn)生器電路、4段BPF濾波選擇電路、統(tǒng)一時(shí)鐘信號(hào)產(chǎn)生電路，電機(jī)行走控制給定脈沖電路。(3)總A/D轉(zhuǎn)換板卡一塊，其要求為：100MH，8位數(shù)據(jù)精度，可由外同步脈沖觸發(fā)同步�？捎煽刂贫丝刂艫/D轉(zhuǎn)換，并往RAM內(nèi)按順序?qū)懭霐?shù)據(jù)，如無(wú)此信號(hào)則停止讀寫(xiě)�？捎汕辶憧刂贫溯斎�2-10微秒的脈沖，脈沖過(guò)后，寫(xiě)入數(shù)據(jù)的指針回零地址開(kāi)始寫(xiě)入。并要求有讀出數(shù)據(jù)子程序，可從輸入數(shù)據(jù)首地址讀完全部轉(zhuǎn)換的數(shù)據(jù)止。發(fā)射板和接受板的數(shù)據(jù)總線和地址總線符合工業(yè)計(jì)算機(jī)ISA總線標(biāo)準(zhǔn)和PCI總線標(biāo)準(zhǔn)。發(fā)射和接受可調(diào)延遲精度為2ns，發(fā)射和接受大部采用數(shù)字延遲電路，數(shù)字延遲電路以10ns以上由軟件程序控制，2ns-10ns由數(shù)字延遲電路（接受部分為模擬延遲電路）通過(guò)選通控制，時(shí)間控制長(zhǎng)度為32000ns。信號(hào)放大帶寬2-6MHz，4-8MHz，6-10MHz，和直通帶四種可程序設(shè)置。脈沖輸出：50V—200V；脈沖寬度：20ns—500ns放大器動(dòng)態(tài)范圍：60dB可調(diào)/通道；
總增益：80dB。
總增益：80dB。
