 |
對于FPGA3器件，主要完成控制、時序和數(shù)據(jù)信號的傳輸、波束乘累結(jié)果數(shù)據(jù)的合成、副瓣對消的運算以及發(fā)射通道校正的進數(shù)和送數(shù)等功能。前兩片F(xiàn)PGA乘累結(jié)果進入FPGA給3后按照距離單元進行合成，然后進入副瓣對消模塊。副瓣對消時由21060實時計算出對消系數(shù)送進FPGA3的副瓣對消模塊，同時對消通道的數(shù)據(jù)也進入此模塊與系數(shù)進行乘累操作，乘累結(jié)果再與合成后的波束形成結(jié)果進行副瓣對消運算，結(jié)果直接輸出下一級信號處理單元。發(fā)射通道校正時，發(fā)射通道的數(shù)據(jù)先進入FPGA3的RAM中暫存，由ADSP-21060器件取出進行相應(yīng)處理，并將解算出的發(fā)射通道幅度和相位信息送回FPGA3對應(yīng)的RAM中，再由FPGA3輸出到相應(yīng)系統(tǒng)進行后續(xù)操作。同時FPGA3還接收輸入的控制命令，并將所有控制命令分解后按不同需求分別送給FPGA1，F(xiàn)PGA2和ADSP-21060器件以控制所有器件的正常工作。
2.2.2 ADSP的工作過程
在這個數(shù)字波束形成器中，ADSP-21060器件主要完成以下功能：接收通道校正時40路校正數(shù)據(jù)的進數(shù)以及對進數(shù)進行運算處理以得到接收通道校正的系數(shù)并將此系數(shù)輸出到FPGA1和FPGA2中；發(fā)射通道校正時1路校正數(shù)據(jù)的進數(shù)以及對進數(shù)進行運算處理以解算出每行發(fā)射機對應(yīng)的幅度和相位數(shù)據(jù)并將此數(shù)據(jù)輸出到FPGA3中；根據(jù)當(dāng)前工作模式和工作頻率實時計算出波束形成系數(shù)并輸出到FPGA1和FPGA2以參與運算；副瓣對消時完成對消通道的進數(shù)并利用此數(shù)據(jù)和主通道數(shù)據(jù)實時計算出副瓣對消系數(shù)，將此系數(shù)輸出到FPGA3以進行副瓣對消的運算。
DSP程序上電初始化以后就等待同步中斷，進入同步中斷服務(wù)子程序里取工作模式控制字并對各種寄存器和標(biāo)志位進行相應(yīng)賦值。在Tr中斷到來后判斷當(dāng)前的工作模式，如果當(dāng)前工作在接收校正模式則開始從FPGA中的RAM取數(shù)，取數(shù)完成后進行接收校正的相應(yīng)運算，在運算完成后將接收校正系數(shù)以DMA方式輸出給FPGA；如果當(dāng)前不是校正模式，則根據(jù)頻率點和工作模式代碼開始實時計算波束形成系數(shù)并將此系數(shù)通過DMA傳輸方式輸出給FPGA參與乘法累加的運算。這些都完成后再判斷當(dāng)前是否需要做副瓣對消，如果需要的話，再從第三片F(xiàn)PGA中取出對消通道以及主通道的數(shù)據(jù)，利用這些數(shù)據(jù)實時計算副瓣對消系數(shù)，并將此系數(shù)輸出給FPGA3以進行副瓣對消的運算。至此ADSP-21060器件的主要功能已經(jīng)完成，程序重又回到等待同步中斷狀態(tài)。
2.3 測試結(jié)果
本文介紹的數(shù)字波束形成器已成功應(yīng)用于多部雷達并取得很好的效果。下面給出幾個前期測試的數(shù)據(jù)圖表。圖4，圖5為在兩個不同工作頻率下，接收通道校正后由天線接收的掃角信號通過波束形成后按-39 dB加權(quán)在某一個波束輸出的結(jié)果。圖中橫坐標(biāo)為掃角信號角度間隔，滿刻度為0°～60°；縱坐標(biāo)為分貝數(shù)。由圖可見，最大副瓣低于-37.5 dB。
 |
3 結(jié) 語
波束形成器是雙(多)基地雷達、高頻超視距雷達、三坐標(biāo)雷達、相控陣?yán)走_以及智能天線的核心部件之一，在保證運算速度和計算精度的前提下，本文提出的利用FPGA和ADSP器件實現(xiàn)的數(shù)字波束形成器較好地完成了預(yù)定的技術(shù)指標(biāo)，邏輯設(shè)計采用VHDL語言結(jié)合原理圖方式進行，有利于ASIC設(shè)計；通用DSP器件21060的使用則可以滿足實時計算波束形成系數(shù)和副瓣對消系數(shù)的要求。本波束形成模塊經(jīng)實際電路測試表明完全滿足系統(tǒng)要求的20 M的波束形成速度要求，已經(jīng)成功應(yīng)用于多部現(xiàn)役雷達中，效果較好性能穩(wěn)定，具有很高的實用價值。
