1 引言
隨著通信網(wǎng)絡的發(fā)展，光通信業(yè)務應用廣泛。承載業(yè)務速率的準確判別是電路設計中器件選取及網(wǎng)絡鏈路連接和建立的重要依據(jù)。隨著信號數(shù)據(jù)速率的急劇增加，要求高速信號的獲取精度越來越高，這就需要一種簡單、準確的識別方法。該設計以ADN2817作為核心器件�；謴鸵烟綔y信號，并判決信息的采取，采用單片機讀取判決信息計算并輸識別結果。
2 ADN2817簡介
ADN2817是ADI公司生產(chǎn)的一款可將數(shù)據(jù)速率從12.3 Mb／s～2.7 Gb／s的NRZ數(shù)據(jù)流中進行恢復的時鐘恢復和數(shù)據(jù)重定時反向不歸零器件，可用于光網(wǎng)絡應用中時鐘和數(shù)據(jù)恢復(CDR)，是ADI公司引腳兼容、連續(xù)可調(diào)速率CDR系列擴展的低功耗產(chǎn)品，廣泛應用于SONET OC-1／OC-3／OC-12、以太網(wǎng)、DTV以及WDM異頻雷達收發(fā)機，并適用于固定速率、多速率和連續(xù)調(diào)節(jié)速率的數(shù)據(jù)通信和電信應用。ADN2817的光靈敏度比前一代的CDR產(chǎn)品提高1.5 dB；支持2-Wire、I2C外圍通信；串／并轉換器支持8位并行接口到FPGA或數(shù)字ASIC；可提供一半的時鐘速率的雙倍數(shù)據(jù)速率(DDR)，用于識別輸入信號數(shù)據(jù)速率的回讀數(shù)據(jù)速率。
ADN2817還具有以下特點：+3.3 V單電源；功耗低，為650 mW；可編程的LOS監(jiān)測；鎖相環(huán)失敗告警；工作溫度范圍-40℃～+85℃；儲存溫度范圍-65℃～+150℃：小型5 mm×5 mm 32引腳LFCSP芯片級封裝。
3 系統(tǒng)設計
3.1 系統(tǒng)框圖
系統(tǒng)硬件設計主要由光信號探測器、信號放大器、時鐘和數(shù)據(jù)恢復電路(CDR)、外圍控制電路4部分構成。系統(tǒng)框圖如圖1所示，其中光信號探測器和信號放大器分別完成信號的光電轉化和信號放大，供CDR做數(shù)據(jù)源；以ADN2817為核心的CDR電路完成對時鐘、數(shù)據(jù)的恢復和時鐘速率的判別；外圍控制電路通過對ADN2817的讀寫和相應運算獲得信號速率。
輸入光信號經(jīng)過PIN管接收、O／E轉換后，先經(jīng)預放實現(xiàn)信號放大，一般輸出PECL電平，再通過PECL-CML電平轉換后，信號輸入至ADN2817。參考時鐘的精度要求在100 ppm以內(nèi)。
3.2 接口匹配電路
由于ADN2817的輸入電平是CML電平，而經(jīng)預放的電平是PECL電平，因此，接口之間需要電平轉換，阻抗匹配尤為重要，如圖2所示。
3.3 時鐘數(shù)據(jù)恢復電路
ADN2817的應用電路如圖3所示，其中，外圍電路包括電源濾波、告警門限調(diào)節(jié)、環(huán)路濾波電容。外同電路簡單，無須過多調(diào)節(jié)。限幅放大器內(nèi)部集成功率檢測器，LOS輸出用于指示輸入功率是否跌落到監(jiān)測門限以下。若檢測到低于監(jiān)測門限，則系統(tǒng)指示無光告警。RTH變阻器可調(diào)整信號無光告警的監(jiān)測范圍。CF1和CF2引腳間的濾波電容，要求其容量不能超出0.417μF±20％，且絕緣電阻應大于300 MΩ。ADN2817的內(nèi)部參數(shù)通過外接微處理器，經(jīng)I2C控制口進行配置，輸人數(shù)據(jù)、輸出數(shù)據(jù)、輸出時鐘的線路阻抗為50 Ω。另外，ADN2817的背面中心有裸露焊盤供散熱使用，電路板布局時可作熱焊盤，由過孔接地。
|
