系統(tǒng)的基本結(jié)構(gòu)
為了在復(fù)雜的信道環(huán)境下實(shí)現(xiàn)特定的通信功能,本文采用直接擴(kuò)頻技術(shù)來(lái)設(shè)計(jì)適合某種應(yīng)用環(huán)境下的擴(kuò)頻通信系統(tǒng)。由于擴(kuò)頻通信的理論已相當(dāng)成熟, 因此本文不再對(duì)擴(kuò)頻通信的基本原理進(jìn)行闡述。擴(kuò)頻系統(tǒng)的天線、射頻處理部分也不論述, 而是重點(diǎn)介紹擴(kuò)頻通信系統(tǒng)的中頻數(shù)字處理具體實(shí)現(xiàn)方案。
本文所設(shè)計(jì)的直擴(kuò)電臺(tái)是以高速大容量FPGA作為硬件平臺(tái)的核心部分, 通過(guò)對(duì)FPGA 的軟件編程, 實(shí)現(xiàn)信號(hào)的擴(kuò)頻、調(diào)制、解擴(kuò)、解調(diào), 由軟件實(shí)時(shí)控制或更改信息符號(hào)速率、調(diào)制方式、偽碼速率、擴(kuò)頻增益、中頻頻率、輸出電平等。系統(tǒng)中頻處理硬件結(jié)構(gòu)如圖1 所示。
當(dāng)系統(tǒng)接收信號(hào)時(shí), 中頻模擬信號(hào)經(jīng)過(guò)高速ADC, 進(jìn)行高速、寬帶采樣后, 送入FPGA, 在FPGA中實(shí)現(xiàn)解擴(kuò)、解調(diào)。接收時(shí), AD 采樣后數(shù)據(jù)與本地載波相乘進(jìn)行正交下變頻至零中頻, 經(jīng)抽取濾波后, 進(jìn)行偽碼捕獲跟蹤同步, 圖中Tc 為碼片周期。實(shí)現(xiàn)接收機(jī)涉及的幾項(xiàng)關(guān)鍵技術(shù)包括: 數(shù)字下變頻, 匹配相關(guān), 頻差與相差的估計(jì)。因?yàn)橐紤]到系統(tǒng)的可實(shí)現(xiàn)性, 設(shè)計(jì)必須兼顧算法精度, 算法 效率, 實(shí)現(xiàn)復(fù)雜度, 資源占用等因素。
