成人免费午夜精品一区二区,军人粗大的内捧猛烈进出视频

CPLD和FPGA在工業(yè)界已被廣泛的應(yīng)用，這種成功主要是以犧牲門(mén)陣列、及標(biāo)準(zhǔn)單元電路ASIC為代價(jià)的

。為了使觸發(fā)器觸發(fā)速率和快速路由的延遲得到近似于真實(shí)設(shè)計(jì)的結(jié)果，可編程邏輯的速度也得加快。尤其是，如果你可能會(huì)使用到可編程邏輯器件所提供的嵌入式存儲(chǔ)器的時(shí)候，因?yàn)樗娜萘吭龆�，因此，相�?yīng)地按每門(mén)計(jì)算的成本也更加便宜（圖1及參考文獻(xiàn)1）。
可編程邏輯器件的這種發(fā)展趨勢(shì)尤其受到人們的歡迎，特別是當(dāng)你的用量太少，不足以讓ASIC廠家或制造商感興趣，或是在掩模和NRE的成本隨每一代處理工藝成指數(shù)上漲，而你的用量又很少，無(wú)法全部攤?cè)氤杀緯r(shí)，可編程邏輯器件更是受歡迎了。ASIC一般都要求你詳細(xì)開(kāi)列出每個(gè)裸芯片功能驗(yàn)證和定時(shí)驗(yàn)證的全套測(cè)試向量數(shù)據(jù)；而這些，在CPLD和FPGA中，則是由制造廠家自己處理的。
從產(chǎn)品上市時(shí)間快慢的角度來(lái)考慮，一般來(lái)說(shuō)，ASIC從設(shè)計(jì)完成到你拿到第一個(gè)樣品的時(shí)間，總會(huì)在幾周或幾個(gè)月以后。幾周或幾個(gè)月的耽擱時(shí)間與你花幾分鐘就能從代銷商或供應(yīng)商的貨架上買(mǎi)到PLD，然后就開(kāi)始調(diào)試你的設(shè)計(jì)，這中間時(shí)間相差實(shí)在是太大了。加之，在投產(chǎn)前為了排除故障或再增加某些功能什么的，還要對(duì)設(shè)計(jì)做些修改，以及ASIC NRE的成本和相當(dāng)長(zhǎng)的制造周期，綜合起來(lái)，確實(shí)是個(gè)大問(wèn)題。
當(dāng)然，如果你的設(shè)計(jì)用到的產(chǎn)品產(chǎn)量較大，而你也能解決制造周期長(zhǎng)的問(wèn)題，那么，標(biāo)準(zhǔn)單元電路ASIC還是你的每門(mén)最低成本首選的代表（請(qǐng)看表1及參考文獻(xiàn)2）。ASIC也有速度比FPGA和CPLD高得多、功耗更低的品種。正像某些閃速存儲(chǔ)器用戶所希望地那樣，他們可以轉(zhuǎn)而使用更便宜的掩膜ROM。許多可編程邏輯器件的用戶，特別是那些不用現(xiàn)場(chǎng)可重新編程技術(shù)的用戶，總是懷著妒忌的心態(tài)看待ASIC器件，因此也不知出于什么原因，在他們的設(shè)計(jì)中都不曾用過(guò)ASIC。

尋求中間道路
有些廠商認(rèn)為還有第三種選擇：把可編程邏輯和門(mén)陣列及標(biāo)準(zhǔn)單元電路的ASIC組合在同一個(gè)器件上。他們這些方法雖在每種型號(hào)邏輯器件的裸芯片百分比和納入ASIC部分的方式（如有）上是不一樣的。但基本的動(dòng)機(jī)卻是相同的：那就是把這兩種技術(shù)的精華合二為一。然而，這個(gè)目標(biāo)的現(xiàn)實(shí)性究竟有多大呢？
如果你的目的只是為了降低成本，那么，這種混合邏輯的電路的生命力至今還不清楚，只不過(guò)進(jìn)化的演變很快而已。以到處都能見(jiàn)到的PCI芯核為例。就在兩年前，可編程邏輯器件的廠家們還在拼命設(shè)法做出目的只是32位的芯片，但其體積要求小到使用戶只要有一塊地方就可以做他專用的邏輯器件，甚至廠家的體積最大的器件也是如此。而今天，64位的器件，包括啟動(dòng)程序加上目標(biāo)芯核（FIFO緩沖器除外，其體積和數(shù)量取決于設(shè)計(jì)）的體積。估計(jì)只占Altera公司（www.altera.com）即將上市EP20k1500E邏輯資源的2.4%，占Xilinx公司（www.xilinx.com）即將上市XCV3200E邏輯資源的1％。
就算這些片子的價(jià)格比較昂貴。但是從圖1所示的過(guò)去幾年來(lái)每門(mén)成本價(jià)的走向和對(duì)今后幾年的預(yù)示趨勢(shì)可以看出：制造商們正在大量銷售這些通用的邏輯器件，而且含蓋了各種類別的用戶和應(yīng)用項(xiàng)目�；旌鲜降钠骷赡軙�(huì)使裸芯的體積更小一些，但這取決于ASIC對(duì)可編程邏輯器件所占的比例。當(dāng)然，裸芯片的尺寸大小也只占整個(gè)器件成本的一部分。還有其他因素，例如用戶的測(cè)試流程，生產(chǎn)線新生項(xiàng)目的管理以及因產(chǎn)量小而造成的生產(chǎn)效益減少等，在促使價(jià)格提高上都起著等同的或且更大的作用。
要使邏輯器件達(dá)到相當(dāng)大的產(chǎn)量，像微處理器那樣，則ASIC門(mén)電路還是最佳上選（參考文獻(xiàn)3）。大型的CPLD和FPGA器件上何時(shí)能裝上這種類型的片芯，在一定程度上取決于這類芯核能用的片上存儲(chǔ)器的數(shù)量。Xilinx公司曾宣稱，以0.18mmXCV2000E Virtex-E FPGA所含有"系統(tǒng)"門(mén)，是0.22mmXCV1000 Virtex器件的兩倍。但是從Virtex到Virtex-E，邏輯單元電路的數(shù)量只增加了50％；門(mén)電路的其余增量大部分卻來(lái)自數(shù)字延遲鎖定回路DLL）成倍的增加，以及片上Block SelectRAM的數(shù)量增加了五倍。
從概念上講，嵌套式存儲(chǔ)器作為CPU芯核的一級(jí)和二級(jí)超高速緩存器，應(yīng)該是有用武之地的，但是優(yōu)化的超高速緩存設(shè)計(jì)要求的陣列電路，比適用于其他邏輯電路的可能要大。否則超高速緩存的功能會(huì)因此受到嚴(yán)重影響，通用邏輯門(mén)電路的可用量也會(huì)下降，除非生產(chǎn)廠家另行設(shè)置專用的超高速緩存控制器邏輯電路才行。這種片上邏輯電路類似于可編程邏輯器件廠家提供的DLL和PLL及雙端口RAM、內(nèi)容定址存儲(chǔ)器、FIFO緩沖器以及其他的專用功能的資源。但是又與某些電路不同，超高速緩存邏輯器件的可應(yīng)用性更為有限。片子的專用程度越高，應(yīng)用的領(lǐng)域和用戶就越少，潛在的產(chǎn)量也就越低。

對(duì)速度的要求
功能是采用混合式芯片的更為重要的理由。例如，要是你的CPU芯核需要的運(yùn)行速度只相當(dāng)于標(biāo)準(zhǔn)產(chǎn)品的速度，那么ASIC就是唯一的選擇�？删幊踢壿嬈骷膹S家都宣稱，他們64位的PCI芯核曾達(dá)到過(guò)66MHz的速度，這些芯核在某些情況下，特別是在非零等待狀態(tài)的配置中，可能的確能做到。但是在這樣做時(shí)，媒體認(rèn)為，至少有一些芯核對(duì)前端和后端的工具提出了這種不靈活的定位要求，因?yàn)樵谶@種設(shè)計(jì)內(nèi)用戶的專用部分，達(dá)不到門(mén)電路數(shù)和功能的要求（參考文獻(xiàn)4、5和6）。
不久以前，設(shè)計(jì)師們也曾對(duì)33MHz PCI提出過(guò)同樣的問(wèn)題，所以從溫故知新的角度看，生機(jī)盎然的66MHz運(yùn)行幾乎肯定遲早會(huì)到來(lái)。ASIC和可編程邏輯器件之間在I／O緩沖器電性能和速度上的差距，也在迅速地縮�。ǹ蓞⒖糄yna Chips公司（www.dyna.com）的DY8000器件，和前面提到過(guò)了Altera公司和Xilinx公司的結(jié)構(gòu)）。不過(guò)，互連接點(diǎn)豐富的ASIC邏輯器的最高速度一直都比被路由矩陣制約的CPLD和受通過(guò)－晶體管限制的FPGA的速度要快，在某種程度上說(shuō)，甚至比反熔絲的FPGA還快（參考文獻(xiàn)7）。
還有沒(méi)有別的用ASIC做的高速邏輯芯核的新的應(yīng)用領(lǐng)域呢？如果有，這對(duì)可編程邏輯器件的靈活性也會(huì)增加一定的砝碼。雖然FPGA廠家開(kāi)始表白他們有信心支持順控制器用于133MHz和雙數(shù)據(jù)速率（DOR）同步DRAM，以及用于無(wú)等待延遲、DDR和四數(shù)據(jù)速率同步SRAM的存儲(chǔ)控制器，但他們都閉口不談Rambus公司（www.rambus.com）的DRAM（RDRAM）控制器（RAC）。RAC有很高的功能要求，它們從外部到內(nèi)部的帶寬扇出，會(huì)使可編程－邏輯－路由的資源受到破壞。
RDRAM的單存儲(chǔ)器寬度信道接口能實(shí)現(xiàn)的系統(tǒng)顆粒度，比它用寬總線SDRAM獲得同樣峰值帶寬所用的最低密度還小。在嵌套式設(shè)計(jì)中，這個(gè)因素具有特別的價(jià)值。PC和其他消費(fèi)類產(chǎn)品的制造商，如Sony公司（www.sony.com）的Playstation2，都在盡量地加大其產(chǎn)量，以求降低目前RDRAM與異步的DRAM和SDRAM相比不斷升高的成本。所以，如果在不遠(yuǎn)的將來(lái)，混合式芯片的生產(chǎn)廠家會(huì)提供可編程邏輯器件與RAC的組合器件，那就沒(méi)有什么大驚小怪的了。