| 摘要 應(yīng)用擴(kuò)頻技術(shù)可在一個(gè)充滿噪聲和干擾的環(huán)境下,無(wú)差錯(cuò)、保密地進(jìn)行信息傳輸。直接序列擴(kuò)頻/跳頻混合擴(kuò)頻（FH/DS）通信系統(tǒng)將直接序列擴(kuò)頻技術(shù)和跳頻技術(shù)結(jié)合,是富有生命力的抗干擾通信系統(tǒng)。本文設(shè)計(jì)混合擴(kuò)頻通信的系統(tǒng)方案;根據(jù)軟件無(wú)線電的體系結(jié)構(gòu),采用創(chuàng)新的DSP+FPGA架構(gòu)作為硬件平臺(tái)系統(tǒng),可實(shí)現(xiàn)在惡劣電磁干擾環(huán)境中高速數(shù)據(jù)的傳輸。 關(guān)鍵詞 混合擴(kuò)頻 FPGA DSP 軟件無(wú)線電 硬件平臺(tái) 1混合擴(kuò)頻數(shù)據(jù)通信電臺(tái)設(shè)計(jì)過(guò)程中應(yīng)該
考慮的一些問(wèn)題（1） 跳頻速率的選擇
在對(duì)跳頻速率進(jìn)行選擇前,首先應(yīng)明確電臺(tái)最終的工作頻段。因?yàn)樵诓煌l段內(nèi)工作的電臺(tái),對(duì)跳速的限制因素是不同的。對(duì)于短波跳頻電臺(tái),跳頻速率的提高受到多方面的限制：除了鄰道干擾、跳頻同步實(shí)現(xiàn)等技術(shù)難題和成本諸多因素外,一個(gè)重要的限制因素就是由于短波頻率范圍窄,天線的阻抗變化大,不易采用較寬頻率范圍內(nèi)的寬帶調(diào)諧技術(shù),限制了其跳頻速率的提高。目前,實(shí)用的短波電臺(tái)的跳速多在20跳/s以下。
對(duì)于超短波電臺(tái),跳頻速率的選擇也是一個(gè)有爭(zhēng)議的問(wèn)題。一方面,從理論而言,跳頻速率越高,抗跟蹤式干擾的能力也就越強(qiáng),對(duì)該電臺(tái)定位的困難性也就越大。但是,跳頻速率過(guò)高存在許多技術(shù)問(wèn)題：①接收頻率改變時(shí),接收機(jī)中頻濾波器會(huì)產(chǎn)生瞬時(shí)擾動(dòng),使電磁兼容性能嚴(yán)重下降,且這種擾動(dòng)需較長(zhǎng)時(shí)間才能得到衰減;②需要一定的時(shí)間來(lái)控制發(fā)射機(jī)功率輸出和功率截止所產(chǎn)生的過(guò)渡過(guò)程,從而減少了信息傳輸?shù)臅r(shí)間;③隨著跳頻速率的增加,會(huì)引起發(fā)射機(jī)帶寬增加;④給頻率合成器的頻率切換帶來(lái)困難,使頻率合成器的設(shè)計(jì)困難,屏蔽復(fù)雜,成本上升;⑤快速跳頻傳輸信號(hào),形成高速突發(fā)脈沖,這樣信息分布在甚高頻段,猶如一寬帶干擾機(jī)會(huì)造成對(duì)鄰道的干擾,因此必須采用較寬的信道間隔以防對(duì)鄰道的干擾;⑥每次快速跳頻只能傳輸少量信息,同步序列不得不分布在許多跳上,難以同步,復(fù)雜的同步系統(tǒng)也使再入網(wǎng)同步變得更加復(fù)雜�；谶@些技術(shù)上的困難,目前實(shí)用的典型超短波電臺(tái)的跳頻速率設(shè)計(jì)在100～500跳/s之間。由于目前跟蹤式干擾機(jī)的響應(yīng)時(shí)間小于幾毫秒的數(shù)量級(jí),因此數(shù)百跳/s的電臺(tái)還是可以滿足抗跟蹤式干擾的要求的。已有文獻(xiàn)指出,在實(shí)際的電臺(tái)應(yīng)用環(huán)境中,設(shè)置跟蹤式干擾是非常困難的,同時(shí)存在多經(jīng)效應(yīng)和多普勒頻移。綜合多種因素考慮,對(duì)于超短波電臺(tái),跳頻速率超過(guò)3000跳/s就沒(méi)有太大的意義了。
本混合擴(kuò)頻數(shù)據(jù)通信電臺(tái)目標(biāo)是工作在超短波頻段,綜合考慮目前的技術(shù)水平以及上述諸多影響跳頻速率的限制因素,最終將跳頻速率設(shè)計(jì)為2560跳/s。一方面保證了技術(shù)上的先進(jìn)性和良好的抗跟蹤式干擾的能力;另一方面,盡可能避免因跳速過(guò)高而帶來(lái)的一系列問(wèn)題,如電磁干擾大、同步復(fù)雜等。
（2） 跳頻帶寬的選擇
最初,人們?cè)诜治鲭娕_(tái)性能時(shí),總認(rèn)為電臺(tái)跳變頻率帶寬越寬,其抗干擾能力越強(qiáng),并且技術(shù)水平越高。其實(shí)不然。從綜合的觀點(diǎn)來(lái)看,若將電臺(tái)產(chǎn)生干擾的各種因素累計(jì)起來(lái),在某些方面還是具有窄帶帶寬（如5 MHz）的跳頻電臺(tái)的抗干擾能力大于寬帶（如30～80 MHz）的跳頻電臺(tái)。另外,加上考慮電臺(tái)的其他情況,如中繼轉(zhuǎn)發(fā)和電臺(tái)自身引起的干擾等,更能說(shuō)明寬帶跳頻電臺(tái)的不足之處。在本設(shè)計(jì)中,綜合考慮到抗干擾性能和技術(shù)實(shí)現(xiàn)的難度,將跳頻帶寬設(shè)計(jì)在30 MHz以內(nèi)。
（3） 與常規(guī)窄帶電臺(tái)的兼容性問(wèn)題
目前,電臺(tái)在信道間隔上均選用25 kHz,是為了能夠與已經(jīng)裝備的常規(guī)窄帶電臺(tái)以定頻的方式實(shí)現(xiàn)互通。本電臺(tái)基于混合擴(kuò)頻技術(shù),是用來(lái)進(jìn)行數(shù)據(jù)傳輸?shù)�。為了能夠傳輸高速率的�?shù)據(jù)（在初步的樣機(jī)中,數(shù)據(jù)速率暫定為32 kHz）,信道帶寬沒(méi)有采用25 kHz,而是選用了64 kHz,即沒(méi)有考慮與常規(guī)的用于話音傳輸?shù)恼瓗щ娕_(tái)的兼容問(wèn)題。
（4） 有關(guān)技術(shù)的實(shí)現(xiàn)問(wèn)題
隨著近十幾年微電子技術(shù)日新月異的發(fā)展,出現(xiàn)了一系列新技術(shù),如直接數(shù)字頻率合成器DDS的完善,實(shí)用、現(xiàn)場(chǎng)可編程門陣列FPGA的出現(xiàn),以及數(shù)字信號(hào)處理芯片DSP處理速度的極大提高等。在此基礎(chǔ)上,無(wú)線通信設(shè)備的設(shè)計(jì)越來(lái)越傾向于數(shù)字化和軟件化。在這樣的背景條件下,新一代電臺(tái)的研制可以而且應(yīng)該盡可能地采用數(shù)字技術(shù)予以實(shí)現(xiàn),因此本設(shè)計(jì)中大量采用了數(shù)字技術(shù)。首先,用DDS作為高速跳頻的核心部件——跳頻頻率合成器,其次所有的基帶處理均在數(shù)字域中借助數(shù)字信號(hào)處理技術(shù)完成,其中包括調(diào)制與解調(diào)、信道編譯碼和同步算法的實(shí)現(xiàn)等。采用數(shù)字技術(shù),一方面使許多采用傳統(tǒng)模擬電路實(shí)現(xiàn)所難以逾越的技術(shù)難題得到了解決,提高了系統(tǒng)的可靠性;另一方面,使系統(tǒng)的技術(shù)升級(jí)成為容易的事情。
（5） 進(jìn)行數(shù)據(jù)傳輸?shù)碾娕_(tái)所特有的問(wèn)題
本文所介紹的電臺(tái)主要是用于傳輸模擬話音或16 kbps的數(shù)字話音,雖然也可用于傳輸數(shù)據(jù),但是為數(shù)字話音而指定的允許10%的誤碼率指標(biāo)對(duì)于計(jì)算機(jī)數(shù)據(jù)通信是無(wú)法接受的。本設(shè)計(jì)目標(biāo)是研制一種主要用于數(shù)據(jù)通信的電臺(tái),所以在設(shè)計(jì)上需要考慮進(jìn)行數(shù)據(jù)通信的一些特殊要求。數(shù)據(jù)通信要求高可靠性（誤碼率指標(biāo)在10-5以下）,而對(duì)數(shù)據(jù)的實(shí)時(shí)性要求不是很高。針對(duì)這個(gè)特點(diǎn),要求在調(diào)制方式、信道編碼以及同步方案的選擇上作出相應(yīng)的考慮。
由于時(shí)間以及研究經(jīng)費(fèi)等問(wèn)題,在初步樣機(jī)設(shè)計(jì)中,調(diào)制方案采用的是簡(jiǎn)單的QPSK,信道編碼采用的是ReedSolomon碼+交織,擴(kuò)頻同步采用的是滑動(dòng)相關(guān)法,而跳頻同步采用同步字頭法。采用這些成熟的技術(shù),保證了樣機(jī)硬件系統(tǒng)的順利調(diào)試;同時(shí)由于采用了數(shù)字化和軟件化的設(shè)計(jì)思路,無(wú)論是調(diào)制、信道編碼,還是同步方案都是軟件實(shí)現(xiàn)的,樣機(jī)的硬件系統(tǒng)是可編程重構(gòu)的,這樣可以非常方便地對(duì)初步樣機(jī)系統(tǒng)進(jìn)一步技術(shù)升級(jí),以采用更加適合數(shù)據(jù)通信的調(diào)制、信道編碼和同步方案,為樣機(jī)的最終產(chǎn)品化打下基礎(chǔ)。
2混合擴(kuò)頻通信系統(tǒng)終端的方案設(shè)計(jì)
本課題的目標(biāo)是利用最新的數(shù)字技術(shù)設(shè)計(jì)出適合進(jìn)行計(jì)算機(jī)數(shù)據(jù)通信的電臺(tái)終端。但是由于種種限制,在終端的初步樣機(jī)系統(tǒng)設(shè)計(jì)過(guò)程中,并沒(méi)有采用性能優(yōu)異但實(shí)現(xiàn)復(fù)雜的方案,而是采用了較為成熟和簡(jiǎn)單的調(diào)制、編碼及同步方案,這樣能夠保證樣機(jī)硬件系統(tǒng)的順利調(diào)試。由于采用了軟件無(wú)線電的思路進(jìn)行樣機(jī)的設(shè)計(jì),為將來(lái)系統(tǒng)的技術(shù)升級(jí),以采用更優(yōu)化的調(diào)制、信道編碼和同步方案來(lái)實(shí)現(xiàn)最佳的系統(tǒng)性能提供了一個(gè)通用的硬件平臺(tái)。
2.1混合擴(kuò)頻電臺(tái)的設(shè)計(jì)參數(shù)
樣機(jī)的系統(tǒng)設(shè)計(jì)參數(shù)如表1所列。系統(tǒng)的信息數(shù)據(jù)傳輸速率為32 kbps,采用RS（31,15）碼作為前向糾錯(cuò)碼;跳頻速率選用2560跳/s,直擴(kuò)偽碼速率選用62.5 kHz,綜合考慮了抗跟蹤干擾的性能、技術(shù)的先進(jìn)性、實(shí)現(xiàn)的難度及電磁干擾的大小;同步方案采用的是同步字頭法,這是因?yàn)閿?shù)據(jù)分包發(fā)送,同步字頭法建立時(shí)間快,能夠提高數(shù)據(jù)的吞吐量;信道間隔采用62.5 kHz,總共的跳變頻率數(shù)為256個(gè),所以系統(tǒng)總的帶寬為16 MHz;綜合考慮DDS的時(shí)鐘頻率及中頻濾波器的實(shí)現(xiàn),中頻帶寬選用10～26 MHz;射頻頻段初步選為230～246 MHz,屬于超短波數(shù)據(jù)傳輸頻段。由于時(shí)間的限制,目前樣機(jī)的調(diào)試僅完成了基帶和中頻部分,射頻部分尚未完成。 |
66821730(技術(shù)支持)
