| 隨著工業(yè)從傳統(tǒng)上具有系統(tǒng)同步時鐘(如PCI)且基于總線共享I/O的配置向采用串行I/O技術的點對點系統(tǒng)互連轉移,點對點系統(tǒng)互連正在快速成為業(yè)界標準。盡管過去幾十年里PCI已經(jīng)成為PC、服務器和嵌入式市場中用途最廣的總線標準,由于PCI Express在整個行業(yè)具有廣泛的吸引力,因而被視為PCI的未來。實際上,估計到2007年底PCI Express將取代所有現(xiàn)存的PCI接口(圖1)。 
圖1：對PCI Express接口的預測。
PCI Express是一種利用時鐘數(shù)據(jù)恢復(CDR)技術實現(xiàn)的高速串行I/O的技術。它不采用系統(tǒng)同步或源同步時鐘,而是采用一個被嵌入到數(shù)據(jù)流并由接收端接收恢復的時鐘。一般地說,串行I/O減少了引腳數(shù)量,從而進一步減少了印刷電路板上走線的數(shù)量、縮小了電路板的面積、減少了層數(shù)并也簡化了PCB的排版和設計(圖2)。引腳越少,噪聲和電磁干擾就越小。CDR解決了寬的并行總線中流行的時鐘與數(shù)據(jù)之間的偏移問題,使互連實現(xiàn)更為簡單。把這些優(yōu)勢—更小和更薄的PCB、更便于排版、更小的外形及更少的散熱需求—結合起來,就可以極大地節(jié)省成本。  
圖2：與傳統(tǒng)的互連相比,采用PCI Express可以減少系統(tǒng)開發(fā)的成本。
基于PCI Express的標準產(chǎn)品,如芯片組、圖形處理器和支持標準PCI Express架構的交換機現(xiàn)在已經(jīng)大批量供貨,采用這些產(chǎn)品的PC和服務器已經(jīng)開始大批量生產(chǎn)。事實上,人們已經(jīng)可以買到售價低于1000美元、配備三個PCI Express插槽的PC。此外,人們也能買到基于FPGA的PCI Express實現(xiàn)方案,其中采用了配備IP核的Xilinx公司的Spartan-3或Virtex-4 FPGA。盡管標準芯片制造商和早期的用戶過去把這些實現(xiàn)方案用作原型工具,目前,它們是取得嵌入式市場(例如通信、存儲、工業(yè)或醫(yī)療)各種技術成功的關鍵。 
圖3：PCI Express應用的路線圖。
盡管PCI Express在個人計算機和服務器領域的應用是理所當然的,其在嵌入式領域的應用將由可編程邏輯所驅(qū)動。大多數(shù)嵌入式處理器目前采用與PCI不同的本地總線。大多PCI Express針對應用的標準產(chǎn)品(ASSP)支持把PCI作為后端總線的選擇。這使得基于FPGA的PCI Express方案成為嵌入式市場的理想選擇。FPGA還減少了供應鏈成本,相當于極大地降低了系統(tǒng)成本,更為重要的是,設計工程師能夠以更快的上市時間來實現(xiàn)優(yōu)化設計,而這又意味著增加贏利。 設計嵌入式系統(tǒng) 一般來說,嵌入式設計并不是完全依賴于標準架構或規(guī)范。嵌入式設計工程師通常向現(xiàn)有的標準添加其自有的“秘制”件,例如PCI Express,以便于創(chuàng)造一種與競爭對手有差異的方案。為此目的,將盡可能采用諸如PCI Express和根聯(lián)合體(root complexes)之類的標準產(chǎn)品以降低成本,而關鍵功能如協(xié)議橋接和流量管理將在定制邏輯中被實現(xiàn)(如ASIC或FPGA)。有時侯,設計要求能做協(xié)議轉換,例如從PCI Express到MPEG流的轉換。如果批量足夠大,ASSP可以提供這種功能;盡管在大多數(shù)實例中不存在這種情況。在FPGA中,PCI Express的可用性讓設計工程師有能力創(chuàng)造一種嚴格匹配其要求的設計,而不是硬性往現(xiàn)有產(chǎn)品中塞入新的設計。采用MIP的處理器,設計工程師可以輕松地用FPGA創(chuàng)造一種橋接設計,例如,支持HyperTransport到PCI Express的交換的橋接。這個橋接然后可以跟廉價的PCI Express外設對話,相比之下,HyperTransport外設更為昂貴。 作為保護贏利的一個手段,對于設計工程師的另一個要求就是減少總的系統(tǒng)成本。有幾個因素會增加總的系統(tǒng)成本,它們包括：管理供應鏈的成本如存貨成本、產(chǎn)品質(zhì)量認證成本及與設計和制造相關的成本;掩模成本;再次流片的成本;及裝配成本。此外,還有與產(chǎn)品的上市時間和存續(xù)時間(指產(chǎn)品上市之后的生存期的延續(xù)時間)相關的成本。產(chǎn)品上市越快,產(chǎn)品在市場中壽命越長,對企業(yè)的最高和最低贏利線的影響就越大。 雖然可編程能力、最快的上市時間和最長的存續(xù)時間是FPGA的最大的價值命題,但是,降低總的系統(tǒng)成本卻是另外一個有時被忽視的巨大優(yōu)勢。采用PCI Express元件的主要優(yōu)勢之一是其成本比PCI更低�；贔PGA的PCI Express實現(xiàn)方案因此可以驅(qū)動廉價的PCI Express標準產(chǎn)品在嵌入式領域的應用。這將讓客戶能夠在減少成本的同時提供滿足市場峰值和谷值需求的能力。 供應鏈的真實成本 傳統(tǒng)上,系統(tǒng)公司有許多不同的設計要采用多種類型的半導體器件、電纜、連接器、背板和機箱,基于這樣一個事實,他們要維系一大批供應商的關系。雖然這對工程團隊選擇其系統(tǒng)設計所需要的最佳部件提供了完全的靈活性,但是,也增加了企業(yè)運營的復雜性和成本。當企業(yè)資金寬裕的時候,人們?nèi)菀淄鼌s該成本;而當企業(yè)資金拮據(jù)的時候,向較少的、更為穩(wěn)定的供應商采購可以極大地減少該成本。 系統(tǒng)公司傳統(tǒng)上還在他們的庫存中儲存大量供應商的產(chǎn)品。不幸的是,存儲如此多的貨物的成本可能每天高達幾百萬美元,原因有若干因素,例如元器件報價的下降和產(chǎn)品退化。例如,考慮到諸如芯片組之類的元器件在它們的生命期中可能降價40-50%,儲存高價元器件導致的損失可能是巨大的。在2001年的低迷時期,大多數(shù)囤積過多庫存的系統(tǒng)供應商因清倉導致的損失高達幾十億美元。當他們從支持一個標準向支持其它標準轉移時,會導致庫存中滿足老標準要求的所有元器件報廢。以上述的HyperTransport為例,如果一家公司決定從衰退中的HyperTransport標準向PCI Express轉移,基于FPGA的PCI Express實現(xiàn)方案可能是避免MIPS處理器退化的唯一選擇。 供應商太多,意味著要付出大量的金錢和時間來認證多種部件。例如,考慮到PCI Express外設購自不同的供應商,每一個產(chǎn)品都可能有不同的設計要求;而采用不同芯片的設計對硬件(如PCB設計指南和電源)和軟件(如固件、驅(qū)動軟件和工具)也有不同的要求,因此,要對設計的每一個部件實施硬件和軟件測試及調(diào)試。因為通用規(guī)范不管用,公司還要針對設計中的不同部件撰寫不同的測試文件。相比之下,采用FPGA作為的PCI Express外設意味著僅僅需要一種產(chǎn)品認證流程。一旦FPGA被認證合格,任何設計工程師都可以自由采用。這就解釋了為什么大多數(shù)OEM現(xiàn)在已經(jīng)首選FPGA供應商列表而設計工程師被容許購買寫在列表上的元器件。 隨著PCI Express用量開始擴大,企業(yè)將擁有從多家供應商購買芯片阻、外設、處理器和DSP的靈活性,以便獲得盡可能最低的單位成本。然而,這樣的方法可能使供應鏈成本飛漲到難以管理的水平,只有這個時候更低成本才是最為關鍵的。 對于希望從PCI Express的更低成本受益的企業(yè)來說,嵌入式設計的最佳方案就是選擇FPGA。雖然FPGA的基本價值命題—減少依賴ASIC和標準產(chǎn)品的風險—仍然是一致的,新型的FPGA正在性能、密度和功率前線取得重大進展,以滿足大多數(shù)嵌入式應用的需要。所有主要的FPGA供應商也為嵌入式應用產(chǎn)品的批量生產(chǎn)提供非常具有成本競爭力的降價路線。這種趨勢的證據(jù)可以從ASIC的銷量開始下降和FPGA的銷量開始上升中看到(圖4)。 
圖4：采用FPGA的設計開始增長(底部)而采用ASIC的設計開始下降
目前,FPGA供應商具有強大的資金支持,客戶可以信賴FPGA供應商的長期不間斷供貨能力。FPGA的靈活性意味著設計工程師本質(zhì)上可以用同一裸片來設計不同的產(chǎn)品。一旦FPGA被認證合格,一個部件就可以服務多種應用。所減少的產(chǎn)品代碼數(shù)量和庫存線意味著設計工程師要管理的庫存配件少了。例如,采用FPGA作為設計平臺,容許設計一塊運行在多種應用中的PCI Express附加卡,而僅僅需要改變一下位流值。所節(jié)省的庫存和質(zhì)量認證成本是巨大的。 FPGA的另一個優(yōu)勢是提供驗證滿意度的能力。設計工程師不需要很長的交貨期就可以購買最新的部件,他然后可以把設計下載到該器件中并觀察是否工作。如果確實不工作,設計工程師可以改變設計并再次試運行。眾所周知,整個過程實際上不是這么簡單,而設計工程師必須對設計如PCI Express的根聯(lián)合體執(zhí)行廣泛的仿真,但是,整個實驗可以被重復多次,而不必等待6到9周才能拿到第一塊ASIC芯片�，F(xiàn)在FPGA供應商及第三方IP公司提供容許實現(xiàn)這種設計的復雜的知識產(chǎn)權(IP)核。當在ASIC中實現(xiàn)這樣的IP的時候,設計工程師必須介入廣泛的質(zhì)量認證過程,包括核查交付使用的產(chǎn)品的完整性、編程指南、設計規(guī)則檢查(DRC)、驗證及綜合的質(zhì)量認證。 不管設計工程師采取多么細致的預防措施,設計通常都難免無法按計劃工作,從而導致從新開始設計。采用復雜的IP核的設計便于在FPGA中實現(xiàn)。在此,總的挑戰(zhàn)是滿足性能要求。如果IP已經(jīng)被設計為供ASIC使用,那么,它一定針對FPGA架構做了優(yōu)化,以獲得必不可少的性能。幸運的是,大多數(shù)供應商提供已經(jīng)針對FPGA架構對IP核進行了調(diào)整。 最低的總成本 顯然,對于大多嵌入式應用來說(圖5),FPGA提供了比ASIC或ASSP更具優(yōu)勢的總成本所有權。FPGA更低的總成本所有權源于其靈活性和降低總系統(tǒng)成本的能力�？删幊踢壿嬒伺c供應鏈相關的額外成本,如庫存、多供應商和質(zhì)量認證的成本。 
圖5：FPGA提供巨大的總成本所有權優(yōu)勢。
此外,設計工程師可能忽視了FPGA所具有的降低風險的好處、持續(xù)改善性能并提供立即驗證滿意度的能力�？偠灾�,可編程邏輯不僅僅是早期采用FPGA的企業(yè)把他們的系統(tǒng)投入生產(chǎn)的理想工具,對于目前的嵌入式應用來說,FPGA所提供的好處確實是有目共睹的。 �。▉碓矗弘娮庸こ虒］嫞� |
66821730(技術支持)
