| ---在最先進(jìn)的器件里,為了提高晶體管性能,在工藝上幾乎是年年都在消減柵極絕緣層厚度。另一方面,作為晶體管的柵極,在過(guò)去的30多年里都是一直在使用多晶硅材料,但是隨著柵極絕緣層薄膜化,由多晶硅柵極電極內(nèi)的載流子耗盡化所造成的性能低下問(wèn)題也日益嚴(yán)重起來(lái)。為了簡(jiǎn)單表示柵極電極的載流子耗盡化的情況,請(qǐng)參閱圖1所示模型。當(dāng)晶體管處在導(dǎo)通狀態(tài)時(shí),在柵極里可以形成耗盡層。因?yàn)樵摵谋M層和柵極氧化膜厚度之間是疊加關(guān)系,所以從電性能角度觀察到的氧化層有效厚度teff=柵極氧化層厚度tox+耗盡層tdep。正因?yàn)槌霈F(xiàn)柵極耗盡層,使有效的柵極氧化層厚度增加,于是導(dǎo)致出現(xiàn)晶體管導(dǎo)通電流減少的現(xiàn)象。
 ---這種由柵極耗盡化形成的晶體管性能劣化程度,隨著多晶硅柵極內(nèi)摻雜劑的活性化率降低而變得更加顯著。參閱圖2所示的柵極氧化層薄化和氧化層有效厚度之間的關(guān)系,能夠清楚地看到多晶硅極內(nèi)摻雜劑的活性化率確實(shí)是重要的參變量;當(dāng)摻雜劑的活性化率由100％下降到50％時(shí),使兩者的氧化層有效厚度差值由1.8 伇浠?.0 �。这个变化量，灾o褂?5～16 伜穸日ぜ躉愕?0nm工藝時(shí)代的晶體管里,大約占15%左右。由這樣的柵極電極耗盡化構(gòu)成的晶體管驅(qū)動(dòng)能力劣化,對(duì)于原本就比n型晶體管驅(qū)動(dòng)能力弱的p型晶體管而言,已成為嚴(yán)重問(wèn)題。
---因此,為了抑制PMOS晶體管的柵極電極載流子耗盡化,作為電極材料采用含有鍺（Ge）的多晶SiGe用于取代以往的多晶硅。在多晶SiGe柵極電極里,由于作為摻雜劑的硼（B）活性化率比多晶硅高,于是可獲得多晶硅柵極高的載流子密度。正因?yàn)槿绱?柵極氧化層薄膜化不增加功耗,可以提高晶體管驅(qū)動(dòng)能力。 多晶SiGe柵欄電極技術(shù)特點(diǎn)
---作為使晶體管導(dǎo)通電流增加的方法,除了使用多晶SiGe柵極電極之外,還可使柵極氧化層薄膜化或使用金屬柵極。但是,柵極氧化層厚度一變薄,則漏電流急劇增加,器件功耗變大。另一方面,利用金屬柵極很難像多晶硅或多晶SiGe那樣通過(guò)摻雜劑使之改變工作函數(shù),所以把n型、p型兩種晶體管都制造成閾值低的表面溝道型晶體管是很困難的。此外,因?yàn)榻饘俨幌窆杌騍iGe那樣穩(wěn)定,人們擔(dān)心由于電極形成后的工藝,使柵極氧化層和金屬 化學(xué)反應(yīng),導(dǎo)致晶體管漏電流增大。
---根據(jù)以上對(duì)各種方法之間的比較,發(fā)現(xiàn)多晶SiGe柵極電極技術(shù)具備如下特點(diǎn)：（1）因?yàn)闆](méi)有必要改變柵極氧化層厚度,自然也不會(huì)導(dǎo)致漏電流增加的弊端;（2）由于只是在以往的多晶硅里添加Ge元素,不必變更整個(gè)工藝流程,在通常的制造工藝?yán)锶菀讓?shí)現(xiàn)多晶SiGe柵極;（3）柵極氧化層的可靠性有保證;（4）因?yàn)榭梢韵穸嗑Ч枰粯油ㄟ^(guò)摻雜劑控制工作函數(shù),所以p 型晶體管、n型晶體管也都可以變成適合于高速工作的表面溝道型晶體管。 多晶SiGe柵極電極結(jié)構(gòu)
---多晶SiGe柵極電極是層疊結(jié)構(gòu)：柵極氧化層上面覆蓋有薄的籽晶（seed）Si層,在其上面是多晶SiGe層、再在它上面設(shè)有間隙（gap）Si層、最上層是CoSi層;這些層是由利用甲硅烷（SiH4）和甲鍺烷（GeH4）的化學(xué)氣相淀積CVD方法,進(jìn)行連續(xù)生長(zhǎng)而成。由于這樣的多層結(jié)構(gòu),在多晶SiGe柵極電極里,如像各個(gè)層的膜厚度、多晶SiGe層中的Ge濃度以及各層的結(jié)晶性等都是重要參數(shù);因此,多晶SiGe柵極電極與多晶硅柵極電極相比,前者需要控制的參數(shù)變得非常多。多晶SiGe柵極電極技術(shù)實(shí)用化時(shí),這些諸多參數(shù)必須是優(yōu)化的;日本 NEC 公司已確立一種多能成膜法,可用于形成多晶SiGe柵極的多層次結(jié)構(gòu)。
---1．籽晶硅Si層
---由于SiGe層在SiO2層上直接生長(zhǎng)性能難保,例如,若在SiO2層上直接形成SiGe層,將會(huì)出現(xiàn)粒狀表面,得不到平滑的SiGe薄膜。若能在SiO2層上生長(zhǎng)薄的非結(jié)晶Si層作為籽晶層,然后再在籽晶Si層上形成多晶SiGe層,于是可得到平滑表面的多晶SiGe層。
---在成膜之后的籽晶Si層內(nèi)幾乎是無(wú)Ge原子的,但是由于源極、漏極活性化等熱處理工藝的作用,由多晶SiGe層向籽晶層擴(kuò)散Ge原子,結(jié)果籽晶Si層和多晶SiGe層形成一體化。
---2．多晶SiGe層
---為了提高硼元素活性化率,總是期望Ge濃度增大,但是鍺Ge濃度過(guò)高時(shí)則多晶SiGe層表面粗糙度變大;由于產(chǎn)生各種各樣工藝綜合方面的問(wèn)題,必須優(yōu)化Ge濃度。多晶SiGe層中的Ge濃度需要權(quán)衡互相制約的因素,例如,平衡由于Ge構(gòu)成的改善耗盡化效果和工藝綜合容易程度,折中地決定Ge濃度。
---3．間隙Si層
---為降低表面電阻,柵極電極的最上部需要開(kāi)成CoSi2層。但是,鍺Ge有阻礙形成 CoSi2層的作用;在多晶SiGe層上若直接形成CoSi2層的作用;在多晶SiGe層上若直接形成CoSi2層,則產(chǎn)生凝聚作用使CoSi2層變成不連續(xù)。這種不連續(xù)CoSi2層,特別是90nm級(jí)精細(xì)晶體管里,將引發(fā)出表面電阻顯著增加和離散。為了防止這種不良現(xiàn)象發(fā)生,在多晶SiGe層上部設(shè)置有間隙（gap）Si層,這就再和普通多晶硅電工藝一樣利用形成CoSi2層工藝產(chǎn)生CoSi2層。
---4．提高晶體管性能
 ---現(xiàn)已用多晶SiGe柵極新技術(shù)制造出晶體管,其電性能如下所述：通過(guò)利用多晶SiGe柵極電極工藝生產(chǎn)的PMOS晶體管,其性能改善效果如圖3所示;該圖表示多晶硅柵極和多晶SiGe柵極的PMOS晶體管的導(dǎo)通電流和截止電流之間的關(guān)系;在同一截止電流值下比較兩 種不同柵極晶體管,清楚地看到多晶SiGe柵極PMOS晶體管的導(dǎo)通電流比多晶硅柵極的PMOS晶體管的導(dǎo)通電流高出10％。為了驗(yàn)證多晶SiGe柵極氧化層的可靠性,對(duì)兩種不同柵極氧化層的TDDB特性進(jìn)行測(cè)試,結(jié)果如圖4所示。從多晶硅柵極和多晶SiGe柵極PMOS 晶體管的TDDB特性中得到證實(shí),兩者的柵極氧化層的可靠性沒(méi)有絲毫差別。 結(jié)束語(yǔ)
---日本NEC公司成功地開(kāi)發(fā)出適應(yīng)90nm級(jí)工藝的多晶SiGe柵極技術(shù),可抑制柵極耗盡化,改善晶體管性能。這種工藝和以往的CMOS工藝兼容,多晶SiGe柵極PMOS 晶體管的性能比以往多晶硅柵極PMOS晶體管的性能高出10%。然而,多晶SiGe柵極的氧化層和多晶硅柵極的氧化層具備同等水平的可靠性。 |
